32nm将至 Intel半导体工艺究竟领先多少？

楓葉迷情

很快，Intel就将率先步入32nm工艺时代，Westmere家族中的桌面型号Clarkdale即将新鲜出炉。与竞争对手AMD、全球头号代工厂台积电相比，Intel的半导体工艺优势有多少呢？
注意：本文数据均来自微电子技术顾问公司Semiconductor Insights。台积电因为没有自己的产品，所以使用一家无工厂FBGA制造商的设备来替代分析，这种企业往往会最先使用代工厂的新工艺。蓝色巨人IBM也没有加入分析，因为相关资料有限。

图一显示了三巨头在90nm、65nm、45nm、32nm四种工艺上的发展史，主要是什么时候在什么产品上最先使用。
可以看出，Intel每两年升级一次制造工艺，几乎像钟表一般精确；AMD其实也差不多，但在32nm上有变慢的趋势，可能是受到了新工艺难度加大和GlobalFoundries拆分的影响；台积电工艺因为不是专门用于微处理器，所以进程有所不同，从90nm到65nm用了整整三年，但再次到45/40nm只花了15个月(可惜40nm良品率始终不如意)，而且台积电在每次重大工艺升级中间还有一次半代工艺(half-node)，故而也可以说是速度最快的。

图二是新技术对比。Intel在90nm上率先引入了漏源极嵌入硅锗技术(eSiGe)，而AMD和台积电分别等到65nm和45nm才跟上，不过AMD增加了SOI技术。
Intel又在45nm时代使用了高K金属栅极(HKMG)，并将在32nm上进化到第二代，而AMD和台积电分别预计要在32nm和28nm上才会有类似技术。

图三是摩尔定律执行情况。摩尔定律预计，制造工艺每升级一次，集成电路的尺寸就会缩小70％左右。图中X轴是半导体工艺世代，Y轴则是最小互连间距，它决定了逻辑栅极的密度以及一颗芯片能够集成多少晶体管。
很明显，三大厂商都严格遵循了摩尔定律的指挥，而且丝毫没有减速的样子。台积电的尺度做得更小，或许是因为其主要客户都是图形处理器和FPGA方面的SoC厂商。

taizer

金属栅极的技术其实是IBM的专利，而且没有对AMD开放，AMD自己开发了晶体管绝缘技术。